2008, 12, 19

특허청

# 정보통신심사국 영상기기심사과

심사관

조기덕



## << 안내 >>

귀하께서는 특허법제47조제2항의 규정에 의하여 특허출원서에 최초로 첨부된 명세서 또는 도면에 기재된 사항의 범위 안에서 명세서 또는 도면을 보정할 수 있음을 알려드립니다.

용가 문에서 용제되고는 고문은 교육 기절경쟁에 대한 심판 청구시의 보정은 상기 요건보다 더 엄격한 기준이 적 (참고 : 최후거절이유통지 후 및 특허거절경쟁에 대한 심판 청구시의 보정은 상기 요건보다 더 엄격한 기준이 적 용됨을 알려드립니다)

※ CI만, 2001년 7월 1일 전에 제출된 특허출원의 경우에는 구 특허법(2001.2.3. 법률 제6411호로 개정되기 전의 것) 제47조제2항의 규정에 의하여 특허출원서에 최초로 청부된 명세서 또는 도면의 요지를 변경하지 아니하는 병 위 안에서 명세서 또는 도면을 보정할 수 있습니다.

並 보정료 납부안내

- 명세서 또는 도면윮 보정하기 위하여 명세서동 보정서콘 전자문서로 제출할 경우 매건 3,000원, 서면으로 제 출할 경우 매건 13,000원의 보정료뿐 납부하여야 합니다.

교통 공구 에는 'N,000년의 교육되는 하나 전투 문 '폭천료동의 장수규칙' 병자 제1호세식에 기재하여, 접수번 - 보정료는 접수번호를 부여많이 이를 납부자번호로 "폭천료동의 장수규칙" 병자 제1호세식에 기재하여, 접수번 호蓋 부여받은 날의 다운 날까지 남부하여야 합니다. 다만, 남부일이 공휴일(퇴요류후일을 포함한다)에 해당하는 경우에는 그날 이후의 첫 번째 근무일까지 납부하여야 합니다.

- 보정료는 국고수납은행(대부분의 시점요행)에 납부하거나, 인터넷지로(www.giro.or.kr)로 납부할 수 있습니다. 다만, 보정서를 유면으로 제표하는 경우에는 보정표에 신용하는 용강원을 동봉하여 제益하시면 축해청에서 납부해드립니다.

## # 지정기간연장 안내

인정가능기간(4개월)은 초대역에 지정기간문 연장하고자 스토셔藤 정부하여 지정기간인장신청시축 제출한 문 우 심사관의 이래의 사유에 해당되는지한 판단하여 지정기간인장의 인행이부 및 인장할 수 있는 기간을 정하여 용지합니다.

## 【초괴기간 인정사유】

- ① 기간만료 전 1개월 이내에 최초로 대리인을 선임하거나 선임된 대리인 모두흄 해입·변경한 경우
- ② 기간만료 전 1개월 이내에 출원인변경신고서홍 제출한 경우
- ·3 기간인료 전 2개월 이내에 외국특허정의 심사결과를 받은 경우로서 된 심사결과을 보정서에 빈영하고자 하는 경우(이 경우 신청서 제출 시 해당 심사결과 환지서 사본 및 그 기술기 된 청구범위 사본도 같이 제출해야 함)
- 4. 의견제훈련가서의 술달이 1개분 이상 지연된 경우(1계행 추가 연행 기능)
- 또 원칙선 보는 컨텀팅한이 성된이나 요중에 가득 원강 경우
- (한 거절여유의 관련된 사람 및 결과확절에 기간이 더 필요한 명우 ...
- 7) 출원인(M 책임점 수 없는 사유·발생 등 기간인장의 범기되다게 끊임하다고 인용되는 등우 - 단, 제5회가 심사전구단 때에는 1~5의 경우되다 왕인강
- 표. 저석 또는 잘차에 대하이는 흑히고렉 (1건단(251544~8090)는 앤탈디지기 바타라, 기리 문의서난이 있으시면 25042~481~8363(당당심시면 조기막)로 문의하시기 바랍니다.
- 표 우 302-701 대전광역시 서구 선시로 139, 정부대전청사 복허정

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-332397

(43)Date of publication of application: 02.12.1994

(51)Int.Cl.

G09G 3/20

(21)Application number: 05-121813

(71)Applicant:

FUJITSU LTD

(22)Date of filing:

25.05.1993

(72)Inventor:


KAWADA TOYOSHI

## (54) FLAT PANNEL DISPLAY DEVICE

#### (57)Abstract:

PURPOSE: To suppress a circuit scale without deteriorating the efficiency of power source to adapt to integration by integrating the number of pixel signals with a prescribed level imparted for a prescribed period and revising a pannel driving frequency based on the integration result.

CONSTITUTION: This device is provided with a number of pixels integration circuit 10 and an APC signal generation circuit 11. By the number of pixels integration circuit 10, the number of pixel signals with a prescribed level are integrated from the pixel signals imparted for a prescribed period. By the APC signal generation circuit 11, the pannel driving frequency is revised based on the integration result of the number of pixel integration circuit 10. At this time, a prescribed period is an optimum period synchronized with the picture scanning of a display pannel 4, and the pixel signal with a prescribed level is a pixel signal having the level capable of lighting the selective display cell of the display pannel 4. Thus, the driving frequency of the display pannel is revised based on pixel information directly related to a display rate. Thus, a resistor element and a high breakdown strength transistor on a transmission path with a driving voltage Vs are eliminated, and the deterioration in the efficiency of power source and the increase in the circuit scale are evaded.



# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-332397

(43)公開日 平成6年(1994)12月2日

(51) Int.CL<sup>5</sup>

庁内整理番号 識別記号

FΙ

技術表示箇所

G 0 9 G 3/20

J 9176-5G

審査請求 未請求 請求項の数3 OL (全 12 頁)

(21)出願番号

(22)出棄日

**特膜平5-121813** 

平成5年(1993)5月25日

(71)出版人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 河田 外与志

神奈川県川崎市中原区小田中1015番地 富

士通株式会社内


(74)代理人 弁理士 有我 軍一郎

## (54) 【発明の名称】 フラットパネルディスプレイ装置

## (57)【要約】

【目的】電源効率の悪化を招くことなく、回路規模に抑 えることができ、集積化に適応した回路技術の提供を目 的とする。

【構成】本発明は、表示パネルの表示セルに所定レベル の画素信号が与えられると、パネル駆動信号の周波数に 同期した周期で当該表示セルを点灯させるフラットパネ ルディスプレイ装置において、所定期間中に与えられる 前記所定レベルの画素信号数を積算する積算手段と、該 積算手段の積算結果に基づいて前記バネル駆動周波数を 変更する周波数変更手段とを備えたことを特徴とする。



1

## 【特許請求の範囲】

【請求項 1 】表示パネルの表示セルに所定レベルの画素 信号が与えられると、パネル駆動信号の周波数に同期し た周期で当該表示セルを点灯させるフラットパネルディ スプレイ装置において、

所定期間中に与えられる前記所定レベルの画素信号数を 積算する積算手段と、該積算手段の積算結果に基づいて 前記パネル駆動周波数を変更する周波数変更手段とを備 えたことを特徴とするフラットパネルディスプレイ装 署

【請求項2】ある時点での画素数とその後に続いて入力される新しい画素数とを比較し、その差がある一定値を上回った場合に、新しい画素数に基づいて表示パネルの駆動周波数を変更することを特徴とする請求項1記載のフラットパネルディスプレイ装置。

【請求項3】複数ビット構成の画素信号をビット桁単位 に積算し、それぞれの積算結果にビット桁の重み値に対 応した重み付けを付加して加算することを特徴とする請 求項1記載のフラットパネルディスプレイ装置。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フラットバネルディスプレイ装置、特に、PDP (Plasma DisplayPanal)や 蛍光表示管あるいはELP (Electro Luminescent Pane 1)といった自発光型の表示セルを備えるフラットバネルディスプレイ装置に関する。

[0002]

【従来の技術】可搬型パーソナルコンピュータ等の表示 装置に多用されるフラットパネルディスプレイ装置は、 CRT (Cathode Ray Tube) 型の表示装置に比べて遥か 30 に低電力であるが、長時間のパッテリ駆動を実現するた めに、より一層の消電力化技術が求められている。

【0003】図10は従来のフラットパネルディスプレイ装置の概念ブロックである。1は表示信号及びこの表示信号に付随する各種の制御信号を発生する例えばグラフィック・ディスプレイ・コントローラ等の外部表示制御回路、2は表示に必要な高電位(例えばPDPの場合で約100V程度の直流電圧)の駆動電圧Vsを発生する外部駆動電源、3は画面の水平方向及び垂直方向の走査周期に合わせて表示タイミングを制御する制御回路、4は自発光型の多数の表示セルをマトリクス状に配列した表示パネル、5は表示パネルを駆動するための各種の駆動パルスを発生するドライバ、6は駆動電流検出回路、7はAPC信号発生回路であり、駆動電流検出回路6及びAPC信号発生回路7は、省電力化対策のために特別に設けられた回路である。

【0004】すなわち、駆動電流検出回路6は、駆動電 EVsの伝送経路上に直列挿入された抵抗素子(図示 略)と、この抵抗素子の両端電圧を検出するための能動 素子(高電位のVsに対応した高耐圧のトランジスタ) とを少なくとも有し、ドライバ5を介して表示パネル4 に供給される電流(以下「駆動電流 Is」)の大きさを抵抗素子の両端電圧として取り出すものである。また、APC信号発生回路7は、上記の両端電圧(=駆動電流 Is)の大きさに応じてHレベル期間のデューティが変化する所定のコントロール信号Sapcを出力するものである。

【0005】図11は駆動電流Isの大きさ(図では便宜的にIs(、くIs(m) くIs(m) の3段階)と、S
10 apcの所定論理レベル(ここでは便宜的にHレベル)期間のデューティ変化の対応関係を示す図である。駆動電流Isは、表示パネル4の表示率、すなわち全表示セル中の発光セルの割合に比例する。従って、表示率が高くなる程(言い替えれば高輝度表示になる程)、電力消費が増えて問題となるが、図11の下段に示すように、表示パネル4の駆動波形(例えばPDPの場合の維持放電波形)の高周波数期間をSapcのHレベル期間に合わせて変化させれば、表示率が高くなる程、高周波数期間を減少(低周波数期間を増大)させることができ、上20記の電力消費問題を解決できる。

[0006]

【発明が解決しようとする課題】しかしながら、かかる 従来のフラットパネルディスプレイ装置にあっては、駆 動電圧Vsの伝送経路上に抵抗素子を直列挿入し、この 抵抗素子の両端電圧を検出する構成となっていたため、

(1)抵抗素子によって駆動電圧Vsの電源インピーダンスが増加し、電源効率が悪化する、(2)高耐圧のトランジスタを作り込む必要があり、回路規模の増大や集積化への対応が困難になる、といった問題点がある。

[目的] そこで、本発明は、電源効率の悪化を招くことなく、回路規模に抑えることができ、集積化に適応した回路技術の提供を目的とする。

[0007]

【課題を解決するための手段】本発明は、上記目的を達成するために、表示パネルの表示セルに所定レベルの画素信号が与えられると、パネル駆動信号の周波数に同期した周期で当該表示セルを点灯させるフラットパネルディスプレイ装置において、所定期間中に与えられる前記所定レベルの画素信号数を積算する積算手段と、該積算40 手段の積算結果に基づいて前記パネル駆動周波数を変更する周波数変更手段とを備えたことを特徴とする。

[0008]

【作用】本発明では、表示率に直接関係する画素情報に基づいて表示パネルの駆動周波数が変更される。従って、駆動電圧Vsの伝送経路上における抵抗素子や高耐圧トランジスタが不要となり、電源効率の悪化や回路規模の増大が回避され、集積化への対応が容易化される。【0009】

略)と、この抵抗素子の両端電圧を検出するための能動 【実施例】以下、本発明の実施例を図面に基づいて説明素子(高電位のVsに対応した高耐圧のトランジスタ) 50 する。図1~図9は本発明に係るフラットパネルディス

ブレイ装置の実施例を示す図である。

図1において、1は外部表示制御回路、2は外部駆動電 源、3は制御回路、4は表示パネル、5はドライバであ り、これらの回路1~5は冒頭の従来例と同一のもので ある。

【0010】また、10は画素数積算回路、11はAP C信号発生回路であり、これらの回路10、11は、本 実施例に特有なものである。すなわち、画素数積算回路 10は所定期間に与えられる画像信号の中から所定レベ 10 ルの画素信号の数を積算する積算手段としての機能を有 し、APC信号発生回路11は画素数積算回路10の積 算結果に基づいてバネル駆動周波数を変更する周波数変 更手段としての機能を有するものである。

【0011】ここで、上記の所定期間とは、表示パネル 4の画面走査に同期した任意の期間であり、好ましくは 1垂直走査又は1水平走査の期間である。また、上記の 所定レベルの画素信号とは、表示パネル4の選択表示セ ルを点灯(自発光)させ得るレベルを持つ画素信号であ ば白レベルに相当する所定論理レベル(Hレベル又はし レベル)である。また、上記のパネル駆動周波数とは、 表示パネル4を駆動するために必要な各種波形の周波数 であり、例えば、PDPの場合の維持放電波形の周波数 である。

【0012】駆動電流 Isは、表示パネル4の表示率、 すなわち全表示セル中の発光セルの割合に比例し、表示 率は、表示パネル4の選択表示セルを点灯させ得るレベ ルを持つ画素信号の積算数(例えば1垂直期間中の積算 数) に良く相関する。従って、この積算数(以下「積算 30 画素数」)は、表示に必要な駆動電流 Isの大きさを間 接的に表す値であるから、図2に示すように、積算画素 数の値に基づいてSapcのHレベル期間のデューティ を変化させるように構成すれば、駆動電流Isを直接的 に検出する手段(抵抗素子や高耐圧トランジスタ等)を 不要にでき、駆動電圧Vsの電源インピーダンスの増大 を招くことなく、集積化に適した回路構成を実現できる のである。

## 【0013】第1実施例

図3は画素数積算回路及びAPC信号発生回路の具体的 40 な構成例である。なお、ここでは説明の簡単化のため に、表示パネル4の全表示セル数を256若しくはそれ 以下としている。図3において、12は画素信号DAT A中のHレベル(表示パネル4の選択表示セルを点灯さ せ得るレベル)のビットをカウントする8ビット出力 (すなわち0(19)から258(19)までの積算値を出力) のパイナリカウンタであり、このパイナリカウンタ12 は、微小な遅延時間を有する遅延回路13を通過した垂 直同期信号Vsyncに同期して1垂直期間毎にリセッ ト (積算値を0(10)にする) される。バイナリカウンタ 50 【0017】第2実施例

12の最上位ビットからnビット(nはパネル駆動波形 の周波数可変段階数に対応し例えば図2のように3段階 であればn=2、実用的な16段階であればn=4とな る: 図では便宜的にn=4としている) は、nビットの ラッチ14によって1垂直走査の間ラッチされ、ラッチ 14のnビット出力(すなわち1垂直走査期間中におけ るHレベル画素信号の積算値;以下、便宜的に符号Ds で表す) は、コンパレータ15の一方側入力(nビット のA入力) に与えられる。コンパレータ15の他方側入 力(nビットのB入力)には、任意周波数のクロック信 号CLKstをカウントするnビットのバイナリカウン タ16のnビット出力(0段から16段まで単調増加を 繰り返す周期関数、すなわちディジタル的な三角波;以 下、便宜的に符号D t で表す)が与えられており、コン パレータ15は、A入力くB入力のとき(Ds<Dtの とき)に出力Q(Sapcとなる)をHレベルにする。 【0014】とのような構成によれば、図4にその動作 タイミングチャートを示すように、Vsyncの1周期 中に入力するHレベルの画素信号DATAの数が積算さ り、例えば、白/黒2階調のディジタル画素信号であれ 20 れ、この積算値はVsyncのタイミングでラッチ14 に取り込まれた後、遅延回路13の出力に同期して0 (18) にリセットされる。ととで、ラッチ14に取り込ま れた積算値Dsは、1垂直走査期間中に入力したHレベ ル (表示パネル4の選択表示セルを点灯させ得るレベ ル)の画素信号の総数であり、その最大数は、表示パネ ル4の全表示セルの数(ととでは256)に相当する。 図4中破線で示す軌跡は、全ての表示セルを点灯させた 場合の積算値軌跡であり、この場合の電力消費が最も大 きい。

【0015】図4におけるラッチ14の出力(Ds) は、点灯セル数が最少のとき(a)、中ぐらいのとき (b) 及び全セル点灯に近い最大のとき(c)の3段階 を表している。段階aではDsの値が小さいために「D s<Dt」の期間が長く、コンパレータ16の出力(S apc)のHレベル期間が最大になる。一方、段階bで はDsの値が中程度に大きくなるために「Ds<Dt」 の期間は中程度となり、さらに、段階cではDsの値が 最大又は最大に近付くために「Ds<Dt」の期間は最 小又は最小に近付く。

【0016】従って、コンパレータの16の出力(Sa pc)のHレベル期間が1垂直走査期間における画素信 号の積算数に反比例して変化するから、このSapcを 用いて表示パネル4の駆動波形の周波数を変化させれ ば、従来例のような駆動電流 Isの直接的な検出手段 (抵抗素子や高耐圧のトランジスタ等)を要することな く、表示率に応じた適正な駆動電流lsを得ることがで き、その結果、駆動電圧Vsの電源インピーダンスや回 路規模の増大問題を解決できるとともに、集積化に適し た回路構成を提供することができる。

図5はアナログ回路で構成した例である。 すなわち、抵 抗20、オペアンプ21、コンデンサ22及びアナログ スイッチ23は、画素信号DATAのレベルを積分する 第1の積分器24を構成し、この第1の積分器24の積 分期間は、微小な遅延時間の遅延回路25を通過したV syncに応答してオン/オフするアナログスイッチ2 3のオフ期間(1垂直走査期間)に相当する。従って、 との第1の積分器24からは1垂直走査期間における画 素信号DATAの積算値が出力され、この積算値は非遅 延のVsyncのタイミングでサンブル&ホールド回路 10 26に保持される。サンプル&ホールド回路26の出力 (すなわち1垂直走査期間における画素信号DATAの **積算値;Ds)は、オペアンブを用いたアナログコンバ** レータ27の一方入力に与えられ、このアナログコンパ レータ27の他方入力には、抵抗28、オペアンプ2 9、コンデンサ30及びアナログスイッチ31からなる 第2の積分器32からの鋸歯状波電圧Dt (クロック信 号CLKswの周期ごとにリセットされる電圧)が与え られており、アナログコンパレータ27はDs<Dtの ときにHレベルとなる信号(Sapc)を出力する。 【0018】従って、かかるアナログ的な構成であって も、1垂直走査期間における画素信号の積算値に反比例 してHレベルデューティが変化する信号(Sapc)を 生成でき、この信号(Sapc)を用いることにより、 従来例のような駆動電流 Isの直接的な検出手段(抵抗 素子や高耐圧のトランジスタ等)を要することなく、表 示率に応じた適正な駆動電流 I s を得ることができ、駆 動電圧Vsの電源インピーダンスや回路規模の増大問題 を解決できるとともに、集積化に適した回路構成を提供 することができる。

## 【0019】第3実施例

上記の第1実施例や第2実施例では、静止表示画面中の 僅かな画素の輝度変化にAPC信号(Sapc)が応答 してしまうという欠点、すなわち、静止表示画面中で例 えばカーソル点滅や強調表示のための反転ブリンクを行 う場合、点滅やブリンクに応答して画素信号の積算値が 変化し、APC信号(Sapc)が変化することによ り、画面全体の輝度がチラツクという欠点がある。

【0020】そこで、本実施例では、かかる欠点を解決 するために、要するに、ある時点での画素数とその後に 40 続いて入力される新しい画素数とを比較し、その差があ る一定値を上回った場合に、新しい画素数に基づいて表 示パネルの駆動電力を制御しようとするものである。な お、第1実施例と共通する回路要素には同一の符号を付 すとともにその説明を省略するものとする。

【0021】図6において、8ビットのバイナリカウン タ12からのnビットの出力は、nビットの減算回路3 0のA入力とnビットのラッチ31に与えられる。ラッ チ31はアンドゲート32の出力にHレベルが現れたと

チ内容を減算回路30のB入力に与える。減算回路30 はA入力とB入力の差値△Dxを計算してその差値△D xをコンパレータ33のB入力に与え、コンパレータ3 3は、A入力の値(設定レジスタ34の設定値△Da; カーソル点滅や反転ブリンク等の周期的な画素数変化分 に対応した値を上回る値)とB入力の値( $\Delta Dx$ )とを 比較し、「ΔDa<ΔDx」のときに出力QからHレベ ルの信号Scを取り出す。信号Scはアンドゲート32 の一方入力に与えられ、このアンドゲート32の他方入 力にはVsyncが与えられている。

【0022】とのような構成において、初期状態では、 コンパレータ33の出力Q(Sc)はLレベルであり、 アンドゲート32の出力もLレベル固定であるから、カ ウンタ12の出力(積算値)は減算回路32のみに与え られ、減算回路30からは、その積算値と同値の△Dx が出力される。ある時間を経過した時点で△Dxの値が ΔDaを上回ると、コンパレータ33の出力Q(Sc) がHレベルに変化し、アンドゲート32の出力もHレベ ルに変化してその時点におけるカウンタ12の出力がラ 20 ッチ31に取り込まれる。そして、減算回路30は、ラ ッチ31の保持内容(以下「旧積算値」)と以降のカウ ンタ12の出力(以下「新積算値」)との差値ADxを 演算し、コンパレータ33はその差値 $\Delta$ Dxが設定値 $\Delta$ Daを上回るまで出力Q(Sc)をLレベルに固定し続

【0023】従って、出力Q(Sc)がレレベルの間、 すなわち図7に示すように、旧積算値と新積算値との差 値 $\Delta Dx$ が設定値 $\Delta Da$ を上回るまでの間は、ラッチ3 1から同一の積算値(旧積算値)が出力され続けてSa pcのHレベルデューティが変化しないので、画面全体 の輝度のチラツキを抑えることができ、表示品質を向上 できる。

#### 【0024】第4実施例

本実施例は、多階調表示への適用例である。図8はその 構成図であり、第1カウンタ40は画素信号の第1ビッ トDATA。をカウントし、第2カウンタ41は画業信 号の第2ビットDATA、をカウントする。2個のカウ ンタ40、41の各nビット出力は加算回路42によっ て加算され、その加算値(すなわち4階調表示画素信号 の積算値)はVsyncのタイミングでラッチ43に取 り込まれ、このラッチ43の出力Dsが第1実施例と同 様のコンパレー15で比較される。

【0025】本実施例における画素数の積算は、複数本 の画像データ信号の階調に対する重み付けに合わせて行 うようにしている。図8は、画像データ信号がDATA 。とDATA、の2ビット、すなわち4階調の場合であ り、DATA。、DATA、はそれぞれカウンタ40、 41で積算された後、その積算結果が加算回路42で加 算されるが、カウンタ41の積算値が階調の2ビット目 きにカウンタ12のnピット出力をラッチし、そのラッ 50 に対応する値であるため、2倍の重み付けを付加する必

7

要がある。本実施例では、階調の1ビット目に対応する カウンタ40の積算値を1ビットずらして(1/2倍し て)加算回路42に入力することにより、相対的に、階 調の2ビット目に対応する値に2倍の重み付けを付加し ている。

【0026】なお、図8では4階調表示の例を示しているが、3階調以上の多階調表示に適用する場合には、その画素信号のビット構成に合わせてカウンタの数を増やすとともに、重み付けを付加して加算するように、複数の加算回路を階層的に接続すれば良い。

## 第5 実施例

図9は、第4実施例の構成をアナログ回路で実現した例 であり、前記第1実施例の変形である。

【0027】すなわち、第1実施例との相違は、第1の 積分器50の入力抵抗を画素信号のピットDATA。、 DATA、ごとに(DATA。に対して抵抗51を、またDATA、に対して抵抗52)備えるとともに、各抵 抗の値をピット重みに対応させた(抵抗52の値は抵抗 51の1/2)点にあり、余は第1実施例に共通する。 【0028】

【発明の効果】本発明によれば、所定期間中に与えられる前記所定レベルの画素信号数を積算し、その積算結果に基づいてバネル駆動周波数を変更するように構成したので、電源効率の悪化を招くことなく、回路規模に抑え\*

\* ることができ、集積化に適応した回路技術を提供できる。

## 【図面の簡単な説明】

【図1】実施例の原理構成図である。

【図2】実施例の原理波形図である。

[図3]実施例の具体的な構成図(第1実施例)である。

【図4】図3の動作波形図である。

【図5】実施例の具体的な構成図(第2実施例)であ

10 る。

【図6】実施例の具体的な構成図(第3実施例)である。

【図7】図6の動作波形図である。

【図8】実施例の具体的な構成図(第4実施例)であ ス

【図9】実施例の具体的な構成図(第5実施例)である。

【図10】従来例の原理構成図である。

【図11】従来例の原理波形図である。


20 【符号の説明】


4:表示パネル

10:画素数積算回路(積算手段)

11:APC信号発生回路(周波数変更手段)

## 実施例の原理構成図






【図3】


A<B=Hレベル Sape Ö 実施例の具体的な構成図(第1実施例) 9 <u>9 9 9</u> A A A 84 8 8 <del>,</del> 쏫 

【図4】


## 図3の動作波形図



【図5】 実施例の具体的な構成図(第2実施例)




【図6】



[図7]


## 図 6 の動作波形図



[図8]

Sape ø ਨ-AA 48 മ്മ്മ് ന 実施例の具体的な構成図(第4実施例) 9 8444 8 ප්රථ්ව ද ం దిద్దద్దిది 쑹 42 රීට්ටීට් තුතුතුතු CL R CLR 쑹 쏫 DATA1 -

【図9】 実施例の具体的な構成図(第5実施例)



【図10】 従来例の原理構成図

